为了做到使用相同的工艺和流程将射频和数字基带处理集成在一起，对E类功放进行CMOS集成电路设计的研究也较多。但CMOS电路的开关性能较差，击穿电压也较低，并且随着CMOS供电电压的逐步降低，高性能E类功放的CMOS集成电路设计变得比较困难，其中的一些研究成果如表所示。CMOS集成的E类功放存在的问题还包括：CMOS电路制造的元器件值偏差较大，较大的输出电容限制了E类功放的工作频率等。虽然BiCMOS工艺能够极大的提高晶体管的开关性能，使得E类功放的性能提升，但与数字基带不兼容的工艺流程使其普及仍然较困难。

　　理想E类功放的效率是100％，但因为各种设计条件的偏差，例如元器件值、非理想开关等因素，会造成实际效率降低。显然，如果能够实时的纠正这些偏差将能够提高E类功放的效率。现在的文献主要对E类功放的零电压开关(ZeroVoltageSwitching，ZVS)条件是否满足的检测方法进行了研究。当E类功放的开关状态检测到以后，即可以通过电调器件对电路参数进行实时调整，使E类功放的开关状态返回到状态，以提高效率。当然，自适应效率提高技术所添加的额外电路也会带来的系统效率下降。

　　E类功率放大器的典型电路是由单个晶体管和负载两蹯所组成，在输入信号的激励下，晶休管呈开关状态。它的优点是管子需待管压降降至(即等于VcBs)时， 电流才能导通一截止时需满足集电极电流降至零时，集电极电压才开始上升， 以防高电压，大电流同时存在。其电路原理如图4所示。

　　图中V_为重复频率f。的方渡激励信号 L 为高频扼流囤， 它的作用是一方面提供直流通路， 另一方面防止高频短路， 要求电抗值足够大(一般Ll≥10L 2)， 直流电阻应小于1欧姆， 以减小直流功耗。C 包含L 和T 管的分布电容，它为电压滞后电容，当开关断开时， 它使Vcc维持很低的数值， 直到集电板电流下降到零后，V 才开始上升。

　　Cl’C2与R 组成二阶衰减系统， 当 体管断开时，起初C Cz贮存能量， 然后将贮存在Cn Cz、L z中能量在瞬变期间提供给负载R Cn Cz是同一数量级， 负载网络不正好调谐于激励信号的频率上E类功率放大器不足之处，首先是理论还不够完善， 成熟， 调试难度大， 工作频率的提高亦受开关速度的限制。