NB100LVEP221MNRG

阅读：86时间：2024-09-11 11:08:32

NB100LVEP221MNRG是一款低偏差2:1:20差分时钟驱动器，设计时考虑到时钟分布，可将两个时钟源连接到输入多路复用器。两个时钟输入是微分ECL/PECL；CLK1/CLK1也可以接收HSTL信号电平。LVPECL输入信号可以是差分配置或单个?结束（如果使用VBB输出）。优化的设计、布局和处理使设备内部和设备之间的偏斜最小化。为了确保最紧密的偏斜，即使只使用一个输出，差分输出的两端也应以相同的方式终止为50W。如果输出对未使用，则两个输出都可以保持打开（未端接），而不会影响歪斜。与大多数其他ECL设备一样，NB100LVEP221MNRG可以在LVPECL模式下从正VCC电源操作。这允许LVEP221用于+3.3 V或+2.5 V系统中的高性能时钟分配。在PECL环境中，通常使用串联或戴维南线路终端，因为它们不需要额外的电源。有关PECL终端的更多信息，设计者应参考应用注释AND8020/D。VBB引脚是一个内部生成的电压源，仅适用于此设备。对于单个?结束LVPECL输入条件，未使用的差分输入连接到VBB作为开关参考电压。VBB还可以重新偏置AC耦合的输入。使用时，通过0.01mF电容器将VBB和VCC去耦，并将电流源或下沉限制在0.5mA。不使用时，VBB应保持打开状态。仅有一个的?结束CLK输入操作限于VCC≥LVPECL模式或VEE时为3.0 V≤?NECL模式下为3.0 V。