制造商：Intel
　　型号：D82C28412
　　类型：DRAM 控制器
　　兼容处理器：Intel 80286 及兼容系列
　　总线接口：16 位 ISA
　　支持内存类型：64Kx1, 256Kx1, 1Mx1 异步 DRAM
　　地址多路复用：支持 A0-A15 行列分时复用
　　刷新模式：CAS 在 RAS 刷新（CAR）和隐藏刷新
　　刷新周期：可编程，典型值 15.6μs
　　封装形式：68-pin PLCC 或 68-pin CQFP
　　工作电压：+5V ±5%
　　工作温度范围：0°C 至 +70°C（商业级）
　　CMOS 工艺：是
　　待机模式：支持低功耗挂起
　　时钟输入：来自系统时钟发生器（典型 8MHz 或 10MHz）
　　输出驱动能力：TTL 兼容

D82C28412 的核心特性之一是其高度集成的 DRAM 接口管理能力，能够在无需外部逻辑电路的情况下完成完整的内存控制任务。该芯片内置地址多路复用器，可将来自 CPU 的地址信号分离为行地址（RAS）和列地址（CAS），并按照 JEDEC 标准时序驱动 DRAM 芯片。其可编程刷新控制器支持两种主要刷新模式：CAS 在 RAS 刷新（CAR）和隐藏式刷新，允许系统在不影响正常内存访问的前提下定期刷新所有存储单元，从而确保数据完整性。刷新间隔可通过内部寄存器设置，适应不同密度 DRAM 对刷新频率的要求，例如 64K DRAM 需要每 2ms 完成一次完整刷新。
　　另一个显著特性是灵活的时序控制机制。D82C28412 提供多个可配置的时序参数，包括 RAS 到 CAS 延迟（tRCD）、CAS 前置时间（tCAS）以及行预充电时间（tRP）。这些参数可以通过初始化程序写入芯片内的配置寄存器，使系统能够适配不同速度等级的 DRAM 芯片。这种灵活性使得同一主板设计可以支持多种内存模块，提升了系统的兼容性和升级能力。此外，该芯片支持页模式操作，当连续访问位于同一行的多个列地址时，可省略重复的行地址加载过程，显著提高数据吞吐率。
　　D82C28412 还具备强大的总线管理功能。它能够响应 CPU 和 DMA 控制器的内存请求，生成适当的等待状态（Wait States），以协调高速处理器与低速内存之间的速度差异。这不仅提高了系统的稳定性，还避免了因时序不匹配导致的数据错误。同时，芯片内部集成了部分中断和片选逻辑，简化了外围电路设计。由于采用 CMOS 工艺，D82C28412 在静态工作状态下功耗极低，适合应用于对能耗敏感的工业控制系统。其高抗干扰能力和宽温范围设计也增强了在恶劣电磁环境下的可靠性。

D82C28412 主要应用于 1980 年代末至 1990 年代初的 16 位个人计算机系统，特别是基于 Intel 80286 处理器的 AT 架构主板。这类系统广泛用于早期的企业办公自动化设备、图形工作站和服务器前端终端。由于其稳定的内存控制性能和良好的兼容性，D82C28412 也被大量用于工业自动化领域，如可编程逻辑控制器（PLC）、数控机床（CNC）控制系统以及远程数据采集装置。在这些应用中，系统往往需要长时间稳定运行，而 D82C28412 提供的可靠刷新机制和抗干扰能力正好满足这一需求。
　　此外，该芯片还常见于电信基础设施设备中，例如程控交换机、调制解调器阵列和网络桥接器。在这些设备中，D82C28412 被用来支持固件存储和运行时数据缓存，保障通信协议栈的平稳执行。由于许多此类设备的设计寿命较长，至今仍有一些系统在役，因此对 D82C28412 的维修替换需求依然存在。教育领域也曾使用搭载该芯片的教学实验箱，帮助学生理解内存管理、总线时序和计算机体系结构的基本原理。尽管现代系统已普遍采用集成度更高的南北桥或单芯片方案，但在某些特定的 retro computing（复古计算）项目中，D82C28412 仍被爱好者用于复刻经典 PC 平台。