输出频率带宽为50%fs（理论值）。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的 抑制，实际的输出频率带宽仍能达到40%fs。

　　（2）频率转换时间短

　　DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。事实上，在 DDS的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转 换。因此，频率时间等于频率控制字的传输，也就是一个时钟周期的时间。时钟频率越高，转换时 间越短。DDS的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。

　　（3）频率分辨率极高

　　若时钟fs的频率不变，DDS的频率分辨率就是则相位累加器的位数N决定。只要增加相位累加器的 位数N即可获得任意小的频率分辨率。目前，大多数DDS的分辨率在1Hz数量级，许多小于1mHz甚 至更小。

　　（4）相位变化连续

　　改变DDS输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在 改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。

　　（5）输出波形的灵活性

　　只要在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM，即可以方便灵活地实 现调频、调相和调幅功能，产生FSK、PSK、ASK和MSK等信号。另外，只要在DDS的波形存储器 存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。当 DDS的波形存储器分别存放正弦和余弦函数表时，既可得到正交的两路输出。

　　（6）其他优点

　　由于DDS中几乎所有部件都属于数字电路，易于集成，功耗低、 体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价 比极高。

　　DDS也有局限性，主要表现在：

　　（1）输出频带范围有限

　　由于DDS内部DAC和波形存储器（ROM）的工作速度限 制，使得DDS输出的频有限。目前市场上采用CMOS、 TTL、ECL工艺制作的DDS工习片，工作频率一般在几十 MHz至400MHz左右。采用GaAs工艺的DDS芯片工作频 率可达2GHz左右。

　　（2）输出杂散大

　　由于DDS采用全数字结构，不可避免地引入了杂散。其来 源主要有三个：相位累加器相位舍位误差造成的杂散；幅 度量化误差（由存储器有限字长引起）造成的杂散和DAC 非理想特性造成的杂散。