在BGA技术开始推广的同时，另外一种从BGA发展来的CSP封装技术正在逐渐展现它生力军本色。作为新一代的芯片封装技术，在BGA、TSOP的基础上，CSP的性能又有了革命性的提升。

　　CSP封装可以让芯片面积与封装面积之比超过1:1.14，已经相当接近1:1的理想情况，尺寸也仅有32平方毫米，约为普通的BGA的1/3，仅仅相当于TSOP内存芯片面积的1/6。与BGA封装相比，同等空间下CSP封装可以将存储容量提高三倍。

　　随着便携式手持设备市场持续增长，CSP开始成为主流封装形式之一，但到目前为止，大多数CSP封装方案都只是针对某个专门产品、或针对一个小范围的产品。

　　1.CSP封装内存不但体积小，同时也更薄，其金属基板到散热体的最有效散热路径仅有0.2毫米，大大提高了内存芯片在长时间运行后的可靠性，线路阻抗显著减小，芯片速度也随之得到大幅度提高。

　　2.CSP封装的电气性能和可靠性也相比BGA、TOSP有相当大的提高。在相同的芯片面积下CSP所能达到的引脚数明显的要比TSOP、BGA引脚数多的多（TSOP最多304根，BGA以600根为限,CSP原则上可以制造1000根），这样它可支持I/O端口的数目就增加了很多。此外，CSP封装内存芯片的中心引脚形式有效的缩短了信号的传导距离，其衰减随之减少，芯片的抗干扰、抗噪性能也能得到大幅提升，这也使得CSP的存取时间比BGA改善15%－20%。

　　3.在CSP的封装方式中，内存颗粒是通过一个个锡球焊接在PCB板上，由于焊点和PCB板的接触面积较大，所以内存芯片在运行中所产生的热量可以很容易地传导到PCB板上并散发出去。CSP封装可以从背面散热，且热效率良好，CSP的热阻为35℃/W，而TSOP热阻40℃/W。

　　CSP产品的品种很多，封装类型也很多，因而具体的封装工艺也很多。不同类型的CSP产品有不同的封装工艺，一些典型的CSP产品的封装工艺流程如下：

　　1.柔性基片CSP产品的封装工艺流程

　　柔性基片CSP产品，它的芯片焊盘与基片焊盘问的连接方式可以是倒装片键合、TAB键合、引线键合。采用的连接方式不同，封装工艺也不同。

　　(1)采用倒装片键合的柔性基片CSP的封装工艺流程

　　圆片→二次布线(焊盘再分布) →(减薄)形成凸点→划片→倒装片键合→模塑包封→(在基片上安装焊球) →测试、筛选→激光打标。

　　(2)采用TAB键合的柔性基片CSP产品的封装工艺流程

　　圆片→(在圆片上制作凸点)减薄、划片→TAB内焊点键合(把引线键合在柔性基片上) →TAB键合线切割成型→TAB外焊点键合→模塑包封→(在基片上安装焊球)→测试→筛选→激光打标。

　　(3)采用引线键合的柔性基片CSP产品的封装工艺流程

　　圆片→减薄、划片→芯片键合→引线键合→模塑包封→(在基片上安装焊球) →测试、筛选→激光打标。

　　2.硬质基片CSP产品的封装工艺流程

　　硬质基片CSP产品封装工艺与柔性基片的封装工艺一样，芯片焊盘与基片焊盘之间的连接也可以是倒装片键合、TAB键合、引线键合。它的工艺流程与柔性基片CSP的完全相同，只是由于采用的基片材料不同，因此，在具体操作时会有较大的差别。

　　3.引线框架CSP产品的封装工艺流程

　　引线框架CSP产品的封装工艺与传统的塑封工艺完全相同，只是使用的引线框架要小一些，也要薄一些。因此，对操作就有一些特别的要求，以免造成框架变形。引线框架CSP产品的封装工艺流程如下：

　　圆片→减薄、划片→芯片键合→引线键合→模塑包封→电镀→切筛、引线成型→测试→筛选→激光打标。

　　4.圆片级CSP产品的封装工艺流程

　　(1)在圆片上制作接触器的圆片级CSP的封装工艺流程

　　圆片→二次布线→减薄→在圆片上制作接触器→接触器电镀→测试、筛选→划片→激光打标。

　　(2)在圆片上制作焊球的圆片级CSP的封装工艺流程

　　圆片→二次布线→减薄→在圆片上制作焊球→模塑包封或表面涂敷→测试、筛选→划片→激光打标。

　　5.叠层CSP产品的封装工艺流程

　　叠层CSP产品使用的基片一般是硬质基片。

　　(1)采用引线键合的叠层CSP的封装工艺流程

　　圆片→减薄、划片→芯片键合→引线键合→包封→在基片上安装焊球→测试→筛选→激光打标。

　　采用引线键合的CSP产品，下面一层的芯片尺寸，上面一层的最小。芯片键合时，多层芯片可以同时固化(导电胶装片)，也可以分步固化；引线键合时，先键合下面一层的引线，后键合上面一层的引线。

　　(2)采用倒装片的叠层CSP产品的封装工艺流程

　　圆片→二次布线→减薄、制作凸点→划片→倒装键合→(下填充)包封→在基片上安装焊球→测试→筛选→激光打标。

　　在叠层CSP中，如果是把倒装片键合和引线键合组合起来使用。在封装时，先要进行芯片键合和倒装片键合，再进行引线键合。

　　1.技术走向

　　终端产品的尺寸会影响便携式产品的市场同时也驱动着CSP的市场。要为用户提供性能和尺寸最小的产品，CSP是的封装形式。顺应电子产品小型化发展的的潮流，IC制造商正致力于开发0.3mm甚至更小的、尤其是具有尽可能多I/O数的CSP产品。据美国半导体工业协会预测，目前CSP最小节距相当于2010年时的BGA水平（0.50 mm），而2010年的CSP最小节距相当于目前的倒装芯片（0.25 mm）水平。

　　由于现有封装形式的优点各有千秋，实现各种封装的优势互补及资源有效整合是目前可以采用的快速、低成本的提高IC产品性能的一条途径。例如在同一块PWB上根据需要同时纳入SMT、DCA，BGA，CSP封装形式（如EPOC技术）。目前这种混合技术正在受到重视，国外一些结构正就此开展深入研究。

　　对高性价比的追求是圆片级CSP被广泛运用的驱动力。近年来WLP封装因其寄生参数小、性能高且尺寸更小（己接近芯片本身尺寸）、成本不断下降的优势，越来越受到业界的重视。WLP从晶圆片开始到做出器件，整个工艺流程一起完成，并可利用现有的标准SMT设备，生产计划和生产的组织可以做到化；硅加工工艺和封装测试可以在硅片生产线上进行而不必把晶圆送到别的地方去进行封装测试；测试可以在切割CSP封装产品之前一次完成，因而节省了测试的开支。总之，WLP 成为未来CSP的主流已是大势所驱[13~15]。

　　2.应用领域

　　CSP封装拥有众多TSOP和BGA封装所无法比拟的优点，它代表了微小型封装技术发展的方向。一方面，CSP将继续巩固在存储器（如闪存、SRAM和高速DRAM）中应用并成为高性能内存封装的主流；另一方面会逐步开拓新的应用领域，尤其在网络、数字信号处理器（DSP）、混合信号和RF领域、专用集成电路（ASIC）、微控制器、电子显示屏等方面将会大有作为，例如受数字化技术驱动，便携产品厂商正在扩大CSP在DSP中的应用，美国TI公司生产的CSP封装DSP产品目前已达到90％以上。此外，CSP在无源器件的应用也正在受到重视，研究表明，CSP的电阻、电容网络由于减少了焊接连接数，封装尺寸大大减小，且可靠性明显得到改善。