时间：2023/8/1 11:10:32
阅读：261
产品型号 | EP2S15F484C4N |
描述 | IC FPGA 342 I/O 484FBGA |
分类 | 集成电路(IC)，嵌入式-FPGA(现场可编程门阵列) |
制造商 | 英特尔 |
系列 | Stratix?II |
打包 | 托盘 |
零件状态 | 活性 |
电压-电源 | 1.15V?1.25V |
工作温度 | 0°C?85°C(TJ) |
包装/箱 | 484-BBGA |
供应商设备包装 | 484-FBGA(23x23) |
基本零件号 | EP2S15 |
EP2S15F484C4N
可编程逻辑类型 | 现场可编程门阵列 |
符合REACH | 是 |
符合欧盟RoHS | 是 |
状态 | 转入 |
最大时钟频率 | 717.0兆赫 |
CLB-Max的组合延迟 | 5.117 ns |
JESD-30代码 | S-PBGA-B484 |
JESD-609代码 | 1号 |
总RAM位 | 419328 |
CLB数量 | 6240.0 |
输入数量 | 342.0 |
逻辑单元数 | 15600.0 |
输出数量 | 334.0 |
端子数 | 484 |
最低工作温度 | 0℃ |
最高工作温度 | 85℃ |
组织 | 6240 CLBS |
峰值回流温度(℃) | 260 |
电源 | 1.2,1.5 / 3.3,3.3 |
资格状态 | 不合格 |
座高 | 3.5毫米 |
子类别 | 现场可编程门阵列 |
电源电压标称 | 1.2伏 |
最小供电电压 | 1.15伏 |
最大电源电压 | 1.25伏 |
安装类型 | 表面贴装 |
技术 | CMOS |
温度等级 | 其他 |
终端完成 | 锡银铜 |
终端表格 | 球 |
端子间距 | 1.0毫米 |
终端位置 | 底部 |
时间@峰值回流温度最大值(秒) | 40 |
长度 | 23.0毫米 |
宽度 | 23.0毫米 |
包装主体材料 | 塑料/环氧树脂 |
包装代码 | BGA |
包装等效代码 | BGA484,22X22,40 |
包装形状 | 广场 |
包装形式 | 网格阵列 |
制造商包装说明 | 23 X 23 MM，1 MM间距，FBGA-484 |
无铅状态/RoHS状态 | 无铅/符合RoHS |
水分敏感性水平(MSL) | 3(168小时) |
15,600至179,400等效LE
新型创新的自适应逻辑模块(ALM)是Stratix II架构的基本构建块，可最大限度地提高性能和资源使用效率
多达9,383,040 RAM位(1,172,880字节)可用，而不减少逻辑资源
TriMatrixmemory由三个RAM块大小组成，以实现真正的双端口存储器和先进先出(FIFO)缓冲区
高速DSP模块提供乘法器(最高450 MHz)，乘法累加功能和有限脉冲响应(FIR)滤波器的专用实现。
多达16个全局时钟，每个设备区域具有24个时钟资源
时钟控制块支持动态时钟网络启用/禁用，这允许时钟网络掉电以减少用户模式下的功耗
每个设备多达12个PLL(四个增强型PLL和八个快速PLL)可提供扩频，可编程带宽，时钟切换，实时PLL 重配置以及高级乘法和相移
支持多种单端和差分I / O标准
具有DPA电路的高速差分I / O支持，可实现1-Gbps的性能
支持高速网络和通信总线标准，包括并行RapidIO，SPI-4 2期(POS-PHY 4级)，HyperTransport?技术和SFI-4
支持高速外部存储器，包括DDR和DDR2 SDRAM，RLDRAM II，QDR II SRAM和SDR SDRAM
支持AlteraMegaCore?功能和Altera Megafunction合作伙伴计划(AMPP SM)宏功能中的多个知识产权宏功能
使用配置比特流加密支持设计安全
支持远程配置更新
EP2S15F484C4N符号
EP2S15F484C4N脚印
