产品型号 | EP2AGX95DF25C4N |
描述 | 集成电路FPGA 260 I/O 572FBGA |
分类 | 集成电路(IC),嵌入式-FPGA(现场可编程门阵列) |
制造商 | 英特尔 |
系列 | Arria II GX |
打包 | 托盘 |
零件状态 | 过时的 |
电压-电源 | 0.87V?0.93V |
工作温度 | 0°C?85°C(TJ) |
包装/箱 | 572-BGA,FCBGA |
供应商设备包装 | 572-FBGA,FC(25x25) |
基本零件号 | EP2AGX95 |
EP2AGX95DF25C4N
可编程逻辑类型 | 现场可编程门阵列 |
符合欧盟RoHS | 是 |
状态 | 转移 |
最大时钟频率 | 500.0兆赫 |
JESD-30代码 | S-PBGA-B572 |
JESD-609代码 | 1号 |
总RAM位 | 6839296 |
输入数量 | 260.0 |
逻辑单元数 | 89178.0 |
输出数量 | 260.0 |
端子数 | 572 |
最低工作温度 | 0℃ |
最高工作温度 | 85℃ |
峰值回流温度(℃) | 260 |
电源 | 0.9,1.2 / 3.3,1.5,2.5 |
资格状态 | 不合格 |
座高 | 2.2毫米 |
子类别 | 现场可编程门阵列 |
电源电压标称 | 0.9伏 |
最小供电电压 | 0.87伏 |
最大电源电压 | 0.93伏 |
安装类型 | 表面贴装 |
技术 | CMOS |
温度等级 | 其他 |
终端完成 | 锡/银/铜(Sn / Ag / Cu) |
终端表格 | 球 |
端子间距 | 1.0毫米 |
终端位置 | 底部 |
时间@峰值回流温度最大值(秒) | 40 |
长度 | 25.0毫米 |
宽度 | 25.0毫米 |
包装主体材料 | 塑料/环氧树脂 |
包装代码 | HBGA |
包装等效代码 | BGA572,24X24,40 |
包装形状 | 广场 |
包装形式 | 网格阵列,散热片/塞子 |
制造商包装说明 | 25 X 25 MM,无铅,MS-034,FBGA-572 |
无铅状态/RoHS状态 | 无铅/符合RoHS |
水分敏感性水平(MSL) | 3(168小时) |
40纳米,低功耗FPGA引擎
自适应逻辑模块(ALM)提供业界最高的逻辑效率
八输入可碎查找表(LUT)
存储器逻辑阵列模块(MLAB),用于高效实现小型FIFO
高达550 MHz的高性能数字信号处理(DSP)模块
可配置为9 x 9位,12 x 12位,18 x 18位和36 x 36位全精度乘法器以及18 x 36位高精度乘法器
硬编码的加法器,减法器,累加器和求和函数
与Altera 的MATLAB和DSP Builder软件完全集成的设计流程
最大系统带宽
多达24个基于全双工时钟数据恢复(CDR)的收发器,支持600 Mbps和6.375 Gbps之间的速率
专用电路可支持流行的串行协议的物理层功能,包括PCIe Gen1和PCIe Gen2,Gbps以太网,串行RapidIO?(SRIO),公共公用无线接口(CPRI),OBSAI,SD / HD / 3G / ASI串行数字接口(SDI),XAUI和简化XAUI (RXAUI),HiGig / HiGig +,SATA /串行连接SCSI(SAS),GPON,SerialLite II,光纤通道,SONET / SDH,因特拉肯,串行数据转换器(JESD204)和SFI-5 。
具有嵌入式硬IP模块的完整PIPE协议解决方案,该模块提供物理接口和媒体访问控制(PHY / MAC)层,数据链路层和事务层功能
针对高带宽系统接口进行了优化
多达726个用户I / O引脚排列在多达20个模块化I / O bank中,这些模块支持广泛的单端和差分I / O标准
具有串行器/解串器(SERDES)和动态相位对准(DPA)电路的高速LVDS I / O支持,数据速率为150 Mbps至1.25 Gbps
低功耗
建筑节能技术
3.125 Gbps时,典型的物理介质附件(PMA)功耗为100 mW 。
集成到Quartus II开发软件中的电源优化
先进的可用性和安全性功能
并行和串行配置选项
具有针对单端I / O的自动校准的片上串行(RS)和片上并行(RT)终端,以及用于差分I / O 的片上差分(RD)终端
256位高级加密标准(AES)编程文件加密,通过易失性和非易失性密钥存储选项提供设计安全性
强大的IP产品组合,用于处理,串行协议和内存接口
具有高速夹层连接器(HSMC)的低成本,易于使用的开发套件
模拟的LVDS输出支持,数据速率高达1152 Mbps
EP2AGX95DF25C4N符号
EP2AGX95DF25C4N脚印