EP1SGX40DF1020I6N

■收发器模块功能如下：

• 带CDR的高速串行收发器通道可提供每秒500兆位(Mbps)到3.1875 Gbps的全双工操作

• 设备具有4、8、16 或20个高速串行收发器通道，可提供高达127.5 Gbps的全双工串行带宽

• 支持基于收发器的协议，包括10千兆以太网连接单元接口(XAUI)，千兆以太网(GigE)和SONET / SDH

• 兼容PCI Express，SMPTE 292M，光纤通道和串行RapidIO I / O标准

• 可编程差分输出电压(VOD)，预加重和均衡设置，可改善信号完整性

• Quartus?II 软件自动实现了独立的发射器和接收器通道掉电功能，以减少非工作状态下的功耗

• 可编程收发器到FPGA接口，支持8位，10位，16位和20位宽的数据路径

• 1.5V伪电流模式逻辑(PCML)，适用于500 Mbps至3.1875 Gbps

• 在参考时钟和接收器输入引脚(交流耦合)上支持LVDS，LVPECL和3.3V PCML

• 内置自测(BIST)

• 热插拔保护电路

• 模式检测器和字对齐器支持可编程模式

• 8B / 10B编码器/解码器执行8到10位编码和10 到8位解码

• 速率匹配器符合GigE模式的IEEE 802.3-2002 和XAUI模式的IEEE 802-3ae

• 通道绑定符合IEEE 802.3ae(仅适用于XAUI模式)

• 如有必要，设备可以绕过某些收发器模块功能

■FPGA功能如下：

• 10570至41250个逻辑元素(LE)

• 多达3,423,744个RAM位(427,968字节)可用，而不会减少逻辑资源

• 由三个RAM块大小组成的TriMatrix?存储器，用于实现真正的双端口存储器和先进先出(FIFO)缓冲区

• 最多16个全局时钟网络，每个设备区域最多22个区域时钟网络

• 高速DSP模块提供乘法器(高于300 MHz)，乘法累加功能和有限脉冲响应(FIR)滤波器的专用实现

• 每个设备最多八个通用锁相环(四个增强型PLL和四个快速PLL)可提供频谱扩展，可编程带宽，时钟切换，实时PLL 重配置以及高级乘法和相位转移

• 支持多种单端和差分I / O 标准

• 多达45个通道上的高速源同步差分I / O支持，可实现1 Gbps性能

• 支持源同步总线标准，包括10 Gb以太网XSBI，并行RapidIO，UTOPIA IV，网络分组流接口(NPSI)，HyperTransportTM 技术，SPI-4第二阶段(POS-PHY 4级)和SFI-4

• 支持高速外部存储器，包括零总线周转(ZBT)SRAM，四数据速率(QDR和QDRII)SRAM，双数据速率(DDR)SDRAM，DDR快速周期RAM (FCRAM)和单数据速率(SDR) )SDRAM

• 支持从多个知识产权宏功能的Altera? MegaCore?功能和Altera宏功能合作伙伴计划(AMPPSM)宏功能

• 支持远程配置更新

• LVDS接收器通道上的动态相位对准