时间：2023/8/1 11:05:56
阅读：180
产品型号 | EP1AGX35CF484I6N |
描述 | 集成电路FPGA 230 I/O 484FBGA |
分类 | 集成电路(IC)，嵌入式-FPGA(现场可编程门阵列) |
制造商 | 英特尔 |
系列 | 阿里亚GX |
打包 | 托盘 |
零件状态 | 活性 |
电压-电源 | 1.15V?1.25V |
工作温度 | -40°C?100°C(TJ) |
包装/箱 | 484-BBGA |
供应商设备包装 | 484-FBGA(23x23) |
基本零件号 | EP1AGX35 |
EP1AGX35CF484I6N
可编程逻辑类型 | 现场可编程门阵列 |
符合REACH | 是 |
符合欧盟RoHS | 是 |
状态 | 活性 |
最大时钟频率 | 640.0兆赫 |
JESD-30代码 | S-PBGA-B484 |
JESD-609代码 | 1号 |
总RAM位 | 1348416 |
CLB数量 | 33520.0 |
输入数量 | 230.0 |
输出数量 | 230.0 |
端子数 | 484 |
最低工作温度 | -40℃ |
最高工作温度 | 100℃ |
组织 | 33520 CLBS |
峰值回流温度(℃) | 260 |
电源 | 1.2,2.5 / 3.3 |
资格状态 | 不合格 |
座高 | 3.5毫米 |
子类别 | 现场可编程门阵列 |
电源电压标称 | 1.2伏 |
最小供电电压 | 1.15伏 |
最大电源电压 | 1.25伏 |
安装类型 | 表面贴装 |
温度等级 | 产业 |
终端完成 | 锡银铜 |
终端表格 | 球 |
端子间距 | 1.0毫米 |
终端位置 | 底部 |
时间@峰值回流温度最大值(秒) | 40 |
长度 | 23.0毫米 |
宽度 | 23.0毫米 |
包装主体材料 | 塑料/环氧树脂 |
包装代码 | BGA |
包装等效代码 | BGA484,22X22,40 |
包装形状 | 广场 |
包装形式 | 网格阵列 |
制造商包装说明 | 23 X 23 MM，1 MM间距，无铅，FBGA-484 |
无铅状态/RoHS状态 | 无铅/符合RoHS |
水分敏感性水平(MSL) | 3(168小时) |
■收发器模块功能
带有CDR的高速串行收发器通道最高支持3.125 Gbps。
具有4、8或12个高速全双工串行收发器通道的设备
支持以下基于CDR的总线标准-PCI Express，千兆以太网，SDI，SerialLite II，XAUI和Serial RapidIO，以及使用其基本模式开发专有的，基于串行的IP的能力
单独的发射器和接收器通道掉电功能，可减少非操作期间的功耗
发送器输出缓冲器上支持1.2V和1.5V伪电流模式逻辑(PCML)
信号丢失的接收器指示器(仅在PCI Express [PIPE]模式下可用)
热插拔功能，无需使用外部设备即可支持热插拔或热插拔以及电源排序
符合PIPE，XAUI，千兆位以太网，串行数字接口(SDI)和串行RapidIO的专用电路
8B / 10B编码器/解码器执行8位至10位编码和10位至8位解码
相位补偿FIFO缓冲区在收发器模块和逻辑阵列之间执行时钟域转换
符合XAUI的通道对齐器
■主要设备功能：
TriMatrix存储器由三种RAM块大小组成，可实现真正的双端口存储器和性能高达380 MHz的先进先出(FIFO)缓冲区
最多16个全局时钟网络，每个设备最多32个区域时钟网络
高速DSP模块提供乘法器，乘法累加功能和有限脉冲响应(FIR)滤波器的专用实现
每个设备最多四个增强的锁相环(PLL)提供扩频，可编程带宽，时钟切换以及高级乘法和相移
支持多种单端和差分I / O标准
多达47个通道上的高速源同步差分I / O支持
支持源同步总线标准，包括SPI-4阶段2 (POS-PHY级别4)，SFI-4.1，XSBI，UTOPIA IV，NPSI和CSIX-L1
支持高速外部存储器，包括DDR和DDR2 SDRAM 以及SDR SDRAM
支持Altera?MegaCore?功能和Altera Megafunction合作伙伴计划(AMPP SM)的多个知识产权宏功能
EP1AGX35CF484I6N符号
EP1AGX35CF484I6N脚印
