时间：2023/8/4 17:46:16
阅读：626
产品型号 | XC2V4000-4FF1152I |
描述 | IC FPGA 824 I/O 1152FCBGA |
分类 | 集成电路(IC)，嵌入式FPGA(现场可编程门阵列) |
生产厂家 | Xilinx公司 |
系列 | Virtex?-II |
部分状态 | 过时的 |
电压-电源 | 1.425V~1.575V |
工作温度 | -40°C~100°C(TJ) |
包/箱 | 1152-BBGA，FCBGA |
供应商设备包 | 1152-CFCBGA(35x35) |
基础部件号 | XC2V4000 |
XC2V4000-4FF1152I
可编程逻辑类型 | 现场可编程门阵列 |
状态 | 停产 |
时钟频率-最大值 | 650.0 MHz |
CLB-Max的组合延迟 | 0.44 ns |
JESD-30代码 | S-PBGA-B1152 |
JESD-609代码 | E0 |
总RAM位数 | 2211840 |
CLB数量 | 5760.0 |
等效门数 | 4000000.0 |
输入数量 | 824.0 |
逻辑单元的数量 | 51840.0 |
输出数量 | 824.0 |
终端数量 | 1152 |
组织 | 5760 CLBS，4000000 GATES |
峰值回流温度(℃) | 225 |
电源 | 1.5,1.5 / 3.3,3.3 |
资格状态 | 不合格 |
坐姿高度-最大 | 3.4毫米 |
子类别 | 现场可编程门阵列 |
电源电压 | 1.5 V |
电源电压-最小值 | 1.425 V |
电源电压-最大值 | 1.575 V |
安装类型 | 表面贴装 |
技术 | CMOS |
终端完成 | 锡/铅(Sn63Pb37) |
终端表格 | 球 |
终端间距 | 1.0毫米 |
终端位置 | 底部 |
时间@峰值回流温度-最大值(s) | 三十 |
长度 | 35.0毫米 |
宽度 | 35.0毫米 |
包装体材料 | 塑料/环氧树脂 |
包裹代码 | BGA |
包等价代码 | BGA1152,34X34,40 |
包装形状 | 广场 |
包装风格 | 网格阵列 |
制造商包装说明 | 35 X 35 MM，1 MM间距，MS-034AAR-1，翻转芯片，FBGA-1152 |
无铅状态/RoHS状态 | 包含铅/RoHS不合规 |
湿度敏感度等级(MSL) | 4(72小时) |
?业界首个平台FPGA解决方案
?IP沉浸式架构
- 密度从40K到8M系统门
- 420 MHz内部时钟速度(高级数据)
- 840+ Mb / s I / O(高级数据)
?SelectRAM?内存层次结构
- 18 Kbit块SelectRAM资源中的3 Mb双端口RAM
- 高达1.5 Mb的分布式SelectRAM资源
?外部存储器的高性能接口
- DRAM接口
·SDR / DDR SDRAM
·网络FCRAM
·减少延迟DRAM
- SRAM接口
·SDR / DDR SRAM
·QDR?SRAM
- CAM接口
?算术函数
- 专用的18位x 18位乘法器模块
- 快速前瞻承载逻辑链
?灵活的逻辑资源
- 具有时钟使能功能的高达93,184个内部寄存器/锁存器
- 多达93,184个查找表(LUT)或可级联的16位移位寄存器
- 宽多路复用器和宽输入功能支持
- 水平级联链和产品总和支持
- 内部三态汇流
?高性能时钟管理电路
- 最多12个DCM(数字时钟管理器)模块
·精确的时钟偏移
·灵活的频率合成
·高分辨率相移
- 16个全局时钟多路复用器缓冲器
?有源互连技术
- 第四代分段路由结构
- 可预测的快速路由延迟，独立于扇出
?SelectIO?-Ultra技术
- 最多1,108个用户I / O.
- 19个单端和6个差分标准
- 每个I / O可编程灌电流(2 mA至24 mA)
- 数字控制阻抗(DCI)I / O：用于单端I / O标准的片内匹配电阻
- 3.3V时兼容PCI-X(133 MHz和66 MHz)
- 符合PCI标准(66 MHz和33 MHz)，3.3V
- 符合CardBus标准(33 MHz)，3.3V
- 差分信令
·具有电流模式驱动器的840 Mb / s低压差分信号I / O(LVDS)
·总线LVDS I / O.
·具有当前驱动程序缓冲区的闪电数据传输(LDT)I / O.
·低压正发射极耦合逻辑(LVPECL)I / O.
·内置DDR输入和输出寄存器
- 专有的高性能SelectLink技术
·高带宽数据路径
·双倍数据速率(DDR)链接
·基于Web的HDL生成方法
?由Xilinx Foundation?和Alliance Series?开发系统提供支持
- 集成的VHDL和Verilog设计流程
- 10M系统门设计的汇编
- 互联网团队设计(ITD)工具
?基于SRAM的系统内配置
- 快速SelectMAP配置
- 三重数据加密标准(DES)安全选项(比特流加密)
- IEEE 1532支持
- 部分重新配置
- 无限制的可重编程性
- 回读功能
?100%工厂测试
?0.15μm8层金属工艺，0.12μm高速晶体管
?1.5V(VCCINT)核心电源，专用3.3V VCCAUX辅助和VCCO I / O电源
?IEEE 1149.1兼容边界扫描逻辑支持
?采用无铅封装的线焊BGA器件
?三种标准精细间距(0.80 mm，1.00 mm和1.27 mm)的倒装芯片和引线键合球栅阵列(BGA)封装
XC2V4000-4FF1152I符号
XC2V4000-4FF1152I脚印
