业界首个平台FPGA解决方案

    IP浸入式架构

    -密度从40K到8M的系统门

    420 MHz内部时钟速度(高级数据)

    840+ Mb / s I / O(进阶资料)

    SelectRAM内存层次结构

    18 Kb块SelectRAM 资源中的3 Mb双端口RAM

    高达1.5 Mb的分布式SelectRAM资源

    到外部存储器的高性能接口

    DRAM接口

    SDR / DDR SDRAM

    网络FCRAM

    减少延迟DRAM

    SRAM接口

    SDR / DDR SRAM

    QDRSRAM

    CAM接口

    算术函数

    专用的18位x 18位乘法器块

    快速向前携带逻辑链

    灵活的逻辑资源

    带有时钟使能的多达93,184个内部寄存器/锁存器

    多达93,184个查找表(LUT)或可级联的16位移位寄存器

    宽多路复用器和宽输入功能支持

    水平级联链和产品总和支持

    内部三态总线

    高性能时钟管理电路

    多达12个DCM(数字时钟管理器)模块

    精确的时钟偏移

    灵活的频率合成

    高分辨率相移

    16个全局时钟多路复用器缓冲器

    主动互连技术

    第四代分段路由结构

    可预测的快速布线延迟，与扇出无关

    SelectIO-超技术

    多达1,108个用户I / O

    19个单端和6个差分标准

    每个I / O可编程的灌电流(2 mA至24 mA)

    数控阻抗(DCI)I / O：用于单端I / O标准的片上匹配电阻

    3.3V时兼容PCI-X(133 MHz和66 MHz)

    在3.3V电压下兼容PCI(66 MHz和33 MHz)

    3.3V时符合CardBus(33 MHz)

    差分信号

    具有电流模式驱动器的840 Mb / s低压差分信号I / O (LVDS)

    总线LVDS I / O

    具有当前驱动程序缓冲区的闪电数据传输(LDT)I / O

    低压正发射极耦合逻辑(LVPECL)I / O

    内置DDR输入和输出寄存器

    专有的高性能SelectLink 技术

    高带宽数据路径

    双倍数据速率(DDR)链接

    基于Web的HDL生成方法

    由Xilinx Foundation和Alliance Series开发系统支持

    集成的VHDL和Verilog设计流程

    编译10M系统门设计

    互联网团队设计(ITD)工具

    基于SRAM的系统内配置

    快速SelectMAP配置

    三重数据加密标准(DES)安全选项(比特流加密)

    IEEE 1532支持

    部分重新配置

    无限的可重编程性

    回读功能

    0.15 m 8层金属工艺，带有0.12 m 高速晶体管

    1.5V(VCCINT)内核电源，3.3V专用VCCAUX辅助和VCCO I / O电源

    IEEE 1149.1兼容边界扫描逻辑支持

    三种标准细间距(0.80 mm，1.00 mm和1.27 mm)的倒装芯片和焊线球栅阵列(BGA)封装

    可用焊线BGA器件均采用无铅封装

    100%工厂测试