TMS320C55x CPU提供两个乘法累加 (MAC) 单元，每个单元都能够在一个周期内实现17位 x 17位乘法。一个中央40位算法和逻辑单元 (ALU) 由一个附加16位ALU提供支持。ALU的使用由指令集控制，能够优化并联活动和功耗。这些资源在TMS320C55x CPU的地址单元 (AU) 和数据单元 (DU) 中进行管理。TMS320C55x DSP支持可变字节宽度指令集，可提高代码密度。该指令单元 (IU) 执行内部或外部存储器中的32位程序取指令并且进行针对程序单元 (PU) 的指令排队。该程序单元对指令进行解码，将任务指向地址单元 (AU) 和数据单元 (DU) 资源，并管理受到完全保护的管线。跳转预测功能避免了条件指令执行时的管线冲刷。

TMS320C5501外设集包括一个外部存储器接口 (EMIF)，可无缝访问EPROM和SRAM等异步存储器以及同步DRAM等高速高密度存储器。其他外设包括UART、看门狗定时器和I-Cache。两个全双工多通道缓冲串联端口 (McBSP) 为各种行业标准串联设备提供无缝接口，与多达128个单独启用的通道进行多通道通信。主机端口接口 (HPI) 是一个8位并联接口，用于让主机处理器能够访问5501的16K字内部存储器。HPI在多路复用模式下运行，为各种主机处理器提供无缝接口。DMA控制器在没有CPU干预的情况下为六个独立通道上下文提供数据移动。另外还包括两个通用定时器、八个专用通用I/O (GPIO) 引脚和一个模拟锁相环 (APLL) 时钟生成。

高性能、低功耗、定点TMS320C55?数字信号处理器 (DSP)

3.33ns指令周期时间（300MHz时钟速率）

16KB指令缓存 (I-Cache)

每个周期执行一条/两条指令

双乘法器[高达每秒6亿次乘加运算 (MMACS)]

两个算术/逻辑单元 (ALU)

一条程序总线、三条内部数据/操作数读取总线和两条内部数据/操作数写入总线

指令缓存 (16KB)

16K × 16位片上RAM，由四块4K × 16位双存取RAM (DARAM) (32KB) 组成

16K × 16位一次等待状态片上ROM (32KB)

8M × 16位最大可寻址外部存储器空间

32位外部并联总线存储器，支持外部存储器接口 (EMIF)，具有通用输入/输出 (GPIO) 功能和无缝接口

异步静态RAM (SRAM)

异步EPROM

同步DRAM (SDRAM)

同步突发RAM (SBRAM)

仿真/调试跟踪功能可保存最近16个程序计数器 (PC) 中断和最近32个PC值

可编程低功耗控制六个器件功能域

6通道直接内存访问 (DMA) 控制器

两个多通道缓冲式串联端口（McBSP）

可编程模拟锁相环 (APLL) 时钟发生器

通用I/O (GPIO) 引脚和专用输出引脚 (XF)

8位并联主机端口接口 (HPI)

4个计时器

两个64位通用定时器

64位可编程看门狗定时器

64位DSP/BIOS?计数器

内部集成电路 (I2C) 接口

通用异步接收器/发射器 (UART)

基于片上扫描的仿真逻辑

IEEE Std 1149.1 (JTAG) 边界扫描逻辑