制造商：Silicon Labs
　　产品系列：ClockBuilder?
　　类型：时钟发生器
　　输出数量：8
　　输出类型：LVPECL, LVDS, HCSL, LVCMOS
　　输入频率范围：10 MHz 至 710 MHz
　　输出频率范围：100 kHz 至 1.2 GHz
　　最大输出频率（HCSL/LVCMOS）：400 MHz
　　供电电压：3.3V 和 2.5V
　　工作温度范围：-40°C 至 +85°C
　　相位噪声（典型值，12 kHz 到 20 MHz）：< 150 fs RMS
　　周期抖动（典型值）：30 fs RMS
　　集成压控晶体振荡器（VCXO）：支持
　　参考输入数量：最多 4 个（包括晶振或外部时钟）
　　锁相环架构：双 DSPLL 架构
　　配置接口：I2C, SPI
　　配置存储：内部 OTP（一次性可编程）存储器
　　封装：48-pin QFN (7x7 mm)

SI5348B-B-GMR 采用 Silicon Labs 第四代 DSPLL 技术，具备卓越的抖动衰减能力与频率合成精度，能够在恶劣的参考时钟条件下依然维持稳定的低抖动输出。其核心优势在于双 DSPLL 架构设计，允许两个独立的锁相环同时运行，从而实现多个输出组之间的电气隔离与频率独立控制，适用于多协议、多速率系统的同步需求。每个 DSPLL 可以锁定到不同的参考源，并支持自动切换（Hitless Switching）功能，在主参考失效时无缝切换至备用参考，确保系统时钟连续性，满足 ITU-T G.8262/G.8264 对同步以太网的严格要求。
　　该器件集成了高精度 VCXO，支持 ±100 ppm 的牵引范围，可用于精确跟踪上游时钟偏差，尤其适用于需要频率校准的应用如 5G 前传网络和电信级时间同步。内部 DSP 引擎实时监控参考输入的质量，并动态调整滤波器带宽以优化相位噪声与抖动抑制之间的平衡。此外，SI5348B-B-GMR 支持多种输出逻辑标准（LVPECL、LVDS、HCSL、LVCMOS），允许单芯片驱动不同类型的接收器，例如 FPGA、ASIC、PHY 芯片和高速串行收发器，极大提升了系统设计的灵活性。
　　为了便于系统集成，芯片内置非易失性配置存储器（OTP），可在出厂前烧录用户定义的时钟树结构，使设备在上电后无需外部配置即可立即工作，显著缩短启动时间并减少主机处理器负担。通过 I2C/SPI 接口还可实现动态重配置，适应不同工作模式下的频率切换需求。安全性方面，支持写保护机制，防止意外修改关键寄存器设置。功耗管理上，提供各通道独立使能/禁用功能，可在不影响其他输出的前提下关闭闲置通道以节省能耗。整体设计兼顾高性能与能效，典型总功耗低于 1.5W，适合长时间稳定运行的工业与通信设备。

SI5348B-B-GMR 广泛应用于对时钟精度和可靠性要求极高的高端通信与网络基础设施中。典型应用场景包括 10G/25G/100G 光模块与时钟中继器、同步以太网边缘路由器、分组交换网络（PTP 时间感知交换机）、无线基站（特别是 4G LTE-A 和 5G NR 分布式单元 DU）、OTN 多路复用设备以及测试与测量仪器如示波器和误码率测试仪。在数据中心环境中，它常用于为高速 SerDes 链路提供低抖动参考时钟，保障 PCIe Gen4/Gen5、Ethernet 100GBASE-R 和 CPRI/eCPRI 接口的数据完整性。其多输出特性使其成为替代多个传统晶体振荡器（XO）或时钟缓冲器的理想选择，有助于减少 BOM 成本和 PCB 占地面积。此外，由于支持高稳定性时间同步协议，该芯片也适用于电力自动化系统、广播视频设备和航空航天电子系统中的精确时间戳生成与分布任务。无论是在高温工业环境还是长期无人值守的远程站点，SI5348B-B-GMR 均表现出优异的长期稳定性与抗干扰能力，是构建高可用性时钟架构的核心元件。

SI5348A-B-GMR
　　SI5345B-B-GMR
　　SI5384B-B-GM