系列：Stratix II
　　逻辑单元（LEs）：约 90,000
　　寄存器：约 79,000
　　嵌入式存储器（bits）：11,036,160
　　M RAM 块数：172
　　每个 M RAM 块大小：576 bits
　　DSP 模块数：18
　　每个 DSP 模块位宽：36 x 36
　　I/O 引脚数：404
　　可用用户 I/O 数：404
　　最大系统时钟频率：500 MHz
　　PLL 数量：4
　　电源电压：1.2V（核心），3.3V/2.5V/1.8V/1.5V/1.2V（I/O）
　　封装类型：FBGA-484
　　封装尺寸：23 mm x 23 mm
　　温度范围：0°C 至 85°C
　　速度等级：C5
　　工艺技术：90nm
　　配置方式：支持主动和被动配置模式，可通过外部配置芯片或处理器加载配置数据

EP2S90H484C5N 具备卓越的逻辑密度与性能平衡，适合复杂的系统级设计。其内部架构由可编程逻辑单元（LE）、大型嵌入式存储块（M RAM）和专用数字信号处理（DSP）模块组成，能够高效实现大规模组合与时序逻辑电路。
　　该芯片的 M RAM 总容量超过 11 Mb，分布在 172 个独立的存储块中，每个块可配置为不同深度和宽度的单端口或双端口 RAM，适用于构建 FIFO、缓存、查找表等多种应用场景。此外，其 DSP 模块支持 36x36 位硬件乘法运算，并可级联形成更宽的数据路径，非常适合执行滤波、FFT、矩阵运算等数学密集型任务，显著提升信号处理效率。
　　I/O 接口方面，EP2S90H484C5N 支持多达 404 个用户可用 I/O 引脚，兼容 LVDS、LVCMOS、PCI、PCI-X、SSTL 等多种电平标准，具备可编程驱动强度和上拉/下拉电阻，增强了与外部器件的互操作性。芯片内置四个高性能锁相环（PLL），可用于时钟合成、去抖动、相位偏移调整和时钟切换，在多时钟域系统中确保严格的时序对齐。
　　在功耗管理方面，该器件采用分层电源架构，支持动态电压和频率调节策略，通过 Quartus II 开发工具可进行精细的功耗优化。其 90nm 工艺结合低摆幅 I/O 技术，在保证高性能的同时有效控制动态功耗。
　　安全性和可靠性方面，EP2S90H484C5N 提供加密配置功能，防止设计被非法复制；同时支持 JTAG 边界扫描测试，便于生产调试和故障诊断。虽然该型号已不再主推，但其成熟的技术和稳定的供货记录使其仍在航空航天、工业自动化和高端通信设备中持续使用。

EP2S90H484C5N 广泛应用于对处理能力、带宽和灵活性要求极高的系统中。在通信领域，它常用于构建高速路由器、交换机中的线路卡处理单元，执行包头解析、流量调度、QoS 控制等功能。凭借其丰富的 DSP 资源，该芯片也适用于无线基站中的基带处理模块，实现信道编码、调制解调、波束成形等算法。
　　在测试与测量设备中，如高性能示波器、逻辑分析仪和信号发生器，EP2S90H484C5N 可作为主控 FPGA 实现高速数据采集、实时信号处理和协议解析。其大容量片上存储器支持长时间数据缓存，配合高速串行接口可实现快速数据回传至主机系统。
　　在军事和航空航天领域，该器件用于雷达信号处理、电子战系统和卫星通信终端，得益于其高可靠性和抗干扰能力。此外，其可重构特性允许在部署后通过固件升级添加新功能或修复缺陷，降低了维护成本。
　　工业自动化方面，EP2S90H484C5N 被用于高端 PLC、机器视觉控制器和运动控制平台，实现多轴同步控制、图像预处理和工业以太网协议栈处理。其确定性延迟和精确时钟管理能力保障了控制系统的时间一致性。
　　科研与高性能计算领域也有其身影，例如用于加速特定算法的原型验证平台，或作为协处理器参与大规模并行计算任务。总之，任何需要高逻辑密度、强计算能力和灵活接口配置的复杂数字系统都可以考虑使用 EP2S90H484C5N 作为核心处理单元。

EP2S90F1020C5