系列：Arria II GX
　　制造工艺：40nm
　　逻辑单元（LEs）：约35,000
　　自适应逻辑模块（ALMs）：8,770
　　寄存器：约69,000
　　嵌入式存储器（M9K块）：约1,024 Kbits
　　DSP模块数量：70个（每个支持9x9乘法器）
　　最大用户I/O数：480
　　高速收发器数量：16通道
　　收发器速率范围：125 Mbps至6.375 Gbps
　　支持协议：PCIe Gen1/Gen2, Serial RapidIO, SATA, XAUI, CPRI等
　　封装类型：FC-BGA
　　引脚数：672
　　工作温度范围：商业级（0°C 至 85°C）
　　电源电压：核心电压约1.0V，I/O电压支持1.2V, 1.5V, 1.8V, 2.5V, 3.0V, 3.3V

Arria II GX系列FPGA具备出色的性能与功耗比，EP2AGXF35NAA在此基础上提供了高度集成的架构设计。其可编程逻辑结构由多个自适应逻辑模块（ALM）组成，每个ALM可配置为多种组合或时序逻辑功能，提升了逻辑利用效率。芯片内置大量M9K存储器块，可用于实现片上缓存、FIFO或数据缓冲，支持双端口RAM、移位寄存器和ROM模式，满足复杂系统中的数据处理需求。
　　DSP模块集成了专用硬件乘法器和累加单元，适用于滤波、FFT、调制解调等数字信号处理任务，支持流水线操作以提高吞吐率。EP2AGXF35NAA配备多达16个高速串行收发器，每个通道可在125 Mbps到6.375 Gbps范围内运行，支持预加重和均衡技术，确保在背板或长距离传输中的信号完整性。这些收发器通过可编程PCS/PMA层实现对多种行业标准协议的兼容，无需外置PHY芯片即可完成高速互连。
　　该器件支持多种单端和差分I/O标准，包括LVDS、HSTL、SSTL等，增强了与其他外围设备的接口兼容性。内建硬核PCIe Gen2 x4模块支持端点或根端口配置，便于快速构建PCIE系统。此外，FPGA还提供IEEE 1500测试架构、JTAG边界扫描、远程系统更新（AS/PS配置模式）、加密和设计安全功能，保障系统可靠性与知识产权保护。整体架构支持动态部分重配置，允许在运行时更改部分逻辑功能而不影响其他正在运行的模块，提升系统灵活性。

EP2AGXF35NAA广泛应用于需要高带宽数据处理和低延迟通信的领域。在通信基础设施中，常用于无线基站的基带处理单元、光传输网络中的线路卡以及小型化交换机和路由器的数据路径管理。其高速收发器和DSP资源使其非常适合实现CPRI/OBSAI接口、前传链路和信道化处理。
　　在广播视频领域，该芯片可用于高清视频路由、帧同步、色彩空间转换和多格式视频桥接设备，支持SDI、HDMI、DisplayPort等多种视频标准的转换与处理。测试与测量设备中，EP2AGXF35NAA被用于逻辑分析仪、任意波形发生器和自动化测试平台，凭借其灵活的I/O控制和实时信号处理能力，能够模拟复杂信号环境并执行高速数据采集。
　　此外，在工业自动化、医疗成像和军事雷达系统中，该FPGA可用于实现传感器融合、图像预处理和实时控制算法。由于其支持PCIe接口，也常见于加速卡、数据采集卡和嵌入式计算平台中，作为协处理器或主控制器使用。其高可靠性与宽温工作能力进一步扩展了其在恶劣环境下的适用性。

5AGXFB3H4F35C5N
　　5AGXFB3H4F27C5N
　　EP4SGX230HH23C2