型号：EP2AGX125DF25I3G
　　制造商：Intel (原Altera)
　　系列：Arria II GX
　　逻辑单元（LEs）：125,000
　　自适应逻辑模块（ALMs）：约62,500
　　寄存器数量：约179,000
　　嵌入式存储器（M9K位）：约11,000 Kbits
　　用户可用I/O数：最多720个
　　DSP模块数量：360个
　　收发器通道数：24个
　　收发器速率范围：600 Mbps 至 6.375 Gbps
　　封装类型：FBGA-1152
　　工作电压：核心1.0V，I/O电压1.5V/1.8V/2.5V/3.0V/3.3V可配置
　　工作温度：-40°C 至 +85°C（工业级）
　　PCIe支持：Gen1/Gen2 x1/x4/x8端点或根端口
　　SRAM类型：M9K和MLAB
　　配置方式：主动串行(AS)、被动串行(PS)、被动并行(PP)、JTAG等

Arria II GX系列FPGA具备出色的性能与功耗平衡能力，EP2AGX125DF25I3G在此基础上提供了高度集成的架构设计，使其成为中高端应用的理想选择。该芯片内置多达360个DSP模块，每个模块包含一个高效的乘法累加单元，支持单精度浮点运算扩展，适用于高性能信号处理任务，如雷达系统、医学成像和无线基站中的基带处理。其嵌入式存储资源丰富，包括超过11,000 Kbits的M9K存储块，可用于构建大容量缓存、FIFO或查找表，有效减少对外部存储器的需求。
　　高速收发器子系统是该器件的一大亮点，集成24个全双工串行收发器，支持多种标准协议，包括PCI Express Gen2 x8、SATA II、Serial RapidIO、CPRI、OBDR等，极大增强了系统的互连能力和数据吞吐量。这些收发器具备片上时钟数据恢复(CDR)、均衡和预加重功能，可在长距离背板传输中保持信号完整性。此外，收发器支持动态重配置功能，允许在运行时切换协议或调整参数，提升了系统的灵活性。
　　该FPGA还配备了强大的时钟管理单元，包含多个锁相环(PLL)和延迟锁相环(DLL)，可实现精确的时钟合成、相位控制和抖动滤除。I/O接口支持广泛的单端和差分标准，如LVDS、HSTL、SSTL、LVCMOS等，并具备可编程驱动强度、上拉/下拉电阻和摆率控制，确保与各种外围设备的兼容性。安全性方面，器件支持加密配置比特流和一次性可编程(OTP)熔丝，防止逆向工程和非法复制。
　　开发工具链方面，该芯片完全兼容Intel Quartus Prime软件，支持从综合、布局布线到时序分析的完整设计流程，并可通过Qsys系统集成工具快速搭建SoC级架构。同时，提供丰富的IP核库，涵盖通信、数学运算、存储控制器等多个领域，显著缩短开发周期。

EP2AGX125DF25I3G广泛应用于需要高带宽数据处理和灵活可重构逻辑的系统中。在通信基础设施领域，常用于构建无线基站的数字前端(DFE)、光传输网络(OTN)映射器、分组交换路由器中的流量管理单元以及支持多协议汇聚的接入网关设备。其高速收发器特别适合实现CPRI/eCPRI接口连接射频单元(RU)与基带处理单元(BBU)，满足5G前传网络对低延迟和高可靠性的要求。
　　在工业自动化和测试测量领域，该芯片可用于高性能PLC控制器、机器视觉图像采集与处理平台、示波器和逻辑分析仪的实时信号采集引擎。得益于其强大的DSP处理能力和低延迟特性，能够在同一芯片内完成模拟信号数字化、滤波、特征提取和决策判断全过程。
　　广播与专业音视频设备中，该FPGA被用于4K视频帧缓冲、色彩空间转换、HDR处理和多路视频流复用/解复用。支持SDI over Fiber应用，实现长距离无损高清视频传输。此外，在军事与航空航天领域，其工业级温度特性和抗干扰设计使其适用于雷达波束成形、电子战系统和卫星通信终端。
　　科研与高性能计算场景下，EP2AGX125DF25I3G可用于构建定制化加速器，例如基因序列比对、金融风险建模或物理仿真中的并行计算模块。通过PCIe接口与主机CPU协同工作，实现异构计算架构，显著提升特定算法的执行效率。

5AGXMA125H2F35I3N
　　5AGXMA125H3F35I3N
　　EP2AGX125EF25I3G